Práctica 4: Decodificadores

-

 Introducción

Código BCD

El código BCD utiliza 4 dígitos binarios  para representar un dígito decimal (0 al 9). Cuando se hace conversión de binario a decimal típica no hay una directa relación entre el dígito decimal y el dígito binario.

Para poder obtener el equivalente código BCD de cada cifra de los números anteriores, se asigna un “peso” o “valor” según la posición que ocupa. Este “peso” o “valor” sigue el siguiente orden: 8 – 4 – 2 – 1. (Es un código ponderado).



Código Exceso 3

El código Exceso 3 se obtiene sumando “3” a cada combinación del código BCD natural.  El código exceso 3 es un código en donde la ponderación no existe (no hay “pesos” como en el código BCD natural y código Aiken). Cada cifra es el complemento a 9 de la cifra simétrica en todos sus dígitos.




Decodificadores BCD a 7 segmentos

Este decodificador se aparte de a definición general ya que cada combinación de valores de las entradas activa varias salidas, en lugar de una sola. Tiene cuatro líneas de entrada en código BCD y salidas capaces de excitar un display de siete segmentos para representar cualquier dígito de 0 a 9.

De la misma fora que hay dos tipos de decodificadores existen dos tipos de display de 7 segmentos, unos cuyos se activan con un 1, llamado display de 7 segmentos de cátodo  común, y otro cuyos segmentos se activan con un cero, llamado display de 7 segmentos de ánodo común.

Procedimiento

Diseño:

En el laboratorio se requiere mostrar los números del 0 al 9 en un display 7 segmentos y mostrar el  funcionamiento del código exceso 3, esto utilizando leds.


Decodificador decimal a BCD

Se inicia diseñando a partir de la siguiente tabla de verdad:

A
B
C
D
E
F
G
H
I  
J
M
N
O
P
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
1
0
1
0
0
0
0
0
0
1
0
0
0
0
1
1
0
0
0
0
0
0
0
0
1
0
0
0
1
1
1
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
1

Identificando ( M, N , O , P) como las salidas se hallan las ecuaciones respectivas a través de producto de sumas:

P = B+D+F+H+J
O = C+D+H+G
N = E+F+H+G
M = I+J

A  partir de ellas se realiza el circuito con compuertas lógicas presentado a continuación:



Decodificador BCD a 7 segmentos

Se diseña a partir de la siguiente tabla de verdad, tomando como entradas las salidas del decodificador  anterior:


M
N
O
P
W
X
Y
Z
0
0
0
0
0
0
1
1
0
0
0
1
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
0
0
1
1
1
0
1
0
1
1
0
0
0
0
1
1
0
1
0
0
1
0
1
1
1
1
0
1
0
1
0
0
0
1
0
1
1
1
0
0
1
1
1
0
0

Utilizando suma de productos y la simplificación por álgebra de Boole se hallan las expresiones de W,X,Y y Z.

W = M’N(O+P)+MN’O’
X = M’N’(O+P)+O’(PN’+M’NP’)
Y = M’(OP+O’P’)+ Ó’P’N’
Z = M’P’+MN’O’P’

Implementando las expresiones se obtiene el siguiente circuito:


Decodificador BCD a 7 segmentos

El decodificador se realiza a partir de la siguiente tabla de verdad siendo ánodo común:
A0
B0
C0
D0
A
B
C
D
E
F
G
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
1
0
0
1
1
1
1
0
0
1
0
0
0
1
0
0
1
0
0
0
1
1
0
0
0
0
1
1
0
0
1
0
0
1
0
0
1
1
0
0
0
1
0
1
0
1
0
0
1
0
0
0
1
1
0
0
1
0
0
0
0
0
0
1
1
1
0
0
0
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
1
0
0

Se hallaron cada una de las salidas aplicando álgebra de Boole con producto de sumas obteniendo las siguientes expresiones:

A = A’C(B⊕D)
B = A’B(C⊕D)
C = A’B’CD’
D = A[C’(B⊕D)+BCD]
E = A’D+B’C’D+A’BC’
F = A’B(C+D)+A’BCD
G =A’B’C’+A’BCD

La implementación se muestra en el siguiente esquema:



Esquemático:

Se encapsula cada decodificador  y se obtiene como resultado:



Funcionamiento

Conclusiones:



  • La herramienta PSoC al permitir encapsular los elementos tal como los decodificadores permite un mejor desarrollo de los proyectos, y un mejor entendimiento de lo que se realiza.
  • El proceso de diseño a través de tabla de verdad sigue el mismo orden en cada situación, lo que permite mecanizar el desarrollo del diseño y así efectuarlo con mayor rapidez.
  • Existe un decodificador BCD a 7 segmentos en el mercado, el integrado 7447, el cual tiene un diseño diferente al que se obtuvo en la práctica. Con esto se demuestra que el diseño digital está abierto a muchas posibles soluciones a un mismo problema planteado. 




Comentarios

Publicar un comentario

Entradas más populares de este blog

Práctica 5: Sumador- Restador

-
Imagen
Introducción Sumador-restador binario Las computadoras digitales efectúan diversas tareas de procesamiento de información. Entre esas funciones están las operaciones aritméticas. La operación aritmética más básica es la suma de dos dígitos binarios. Esta suma simple consiste en cuatro posibles operaciones elementales: 0+0=0, 0+1=1, 1+0=1 y 1+1=10. Las primeras tres operaciones producen una suma de un dígito, pero cuando ambos bits sumandos son 1, la suma binaria consta de dos dígitos. El bit más significativo de este resultado se denomina acarreo ( carry , en inglés). Cuando ambos sumandos contienen más dígitos significativos, el acarreo obtenido de la suma de dos bits se suma al siguiente par más alto de bits significativos. Un circuito combinacional que realiza la suma de dos bits se denomina semisumador; uno que realiza la suma de tres bits (dos bits significativos y un acarreo previo) es un sumador completo . Los nombres de los circuitos provienen del hecho d...
Leer más

Práctica 8: Flip flop integrados

-
Imagen
Introducción El "Flip-flop" es el nombre común que se le da a los dispositivos de dos estados, que sirven como memoria básica para las operaciones de lógica secuencial. Los Flip-flops son ampliamente usados para el almacenamiento y transferencia de datos digitales y se usan normalmente en unidades llamadas "registros", para el almacenamiento de datos numéricos binarios. Tipo JK El circuito integrado 7476 consta de 2 flip-flops o basculas J-K independientes y es muy usado para realizar contadores y divisores de frecuencia. Descripción de los pins: ·         RST  Entrada asíncrona para poder borrar el contenido, pone la salida Q a “0”. ·        SET  Entrada asíncrona para colocar la salida del flip-flop en estado alto, la salida Q pasa a “1”. ·         J  Entrada síncrona que junto con K hace cambiar el biestable cuando hay una transición negativa de la señal de reloj. ·  ...
Leer más

Práctica 7: Sumador- Restador con comparador

-
Imagen
Introducción Comparador de magnitudes La comparación de dos números es una operación que determina si un número es mayor que, menor que o igual a otro número. Un comparador de magnitudes es un circuito combinacional que compara dos números, A y B , y determina sus magnitudes relativas. El resultado de la comparación se especifica con tres variables binarias que indican si A > B , A = B o A < B . Procedimiento Para esta práctica se solicita un bloque capaz efectuar las operaciones suma y resta de dos números de 8 bits, estas a partir de comparadores  para que sea posible visualizar un numero negativo. En primera instancia se diseña un comparador de 8 bits pero este a partir de comparadores de 4 bits, para el comparador de 4 bits se tiene lo siguiente: Sus 8 entradas y las tres salidas que nos indica cuando A es mayor a B, cuando B es mayor A y cuando son iguales los dos números. A partir de este comparador se genera el de 8 Bis de la siguiente forma: ...
Leer más